电子电路大全(PDF格式)-第74部分

快捷操作: 按键盘上方向键 ← 或 → 可快速上下翻页 按键盘上的 Enter 键可回到本书目录页 按键盘上方向键 ↑ 可回到本页顶部! 如果本书没有阅读完，想下次继续接着阅读，可使用上方 "收藏到我的浏览器" 功能 和 "加入书签" 功能！




并力求版图美观大方（利用适当空间添加标识符）。　　



　　　版图设计中还有众多注意要点和技巧，需要版图设计者通过实践进行体会、总结和掌　



握。　　



15。4　九天版图设计工具简介　　



　　　设计管理器（Design　Manager，缩写为DM）是九天（Zeni4）系统的总控模块。它对设　



计库、设计单元、设计视图等进行统一管理。它集成了原理图编辑器（Schematic　Editor）　



和版图编辑器（Layout　Editor）两大支柱工具，同时也包含了库列表编辑器（Library　Path　　



Editor）、工艺管理器（Technology　Center）、原理图自动转换为版图工具（Netlist　To　　



Layout）、数据交换工具（Edif…In/Edif…Out　等）等多种辅助设计工具。该系统主要由四　



个设计模块组成：设计管理模块ZeniDM（Zeni　Design　Manager）、设计输入与仿真验证模块　



ZeniSE（Zeni　Schematic　Editor）、版图设计ZeniPDT模块（Zeni　Physical　Design　Tools）、　



版图验证模块ZeniVERI&ZeniHVeri（Zeni　Verification　&Zeni　Hierarchical　Verification）　



和支持混和信号硬件描述语言的仿真器Verilog…AMS。这些模块覆盖了从原理图输入到生成　



最终版图的模拟集成电路设计全过程，设计管理器对这些工具的完美集成使整个设计过程　



变的既快捷又轻松。　　



148　　　　


…………………………………………………………Page　597……………………………………………………………

15。4。1　启动设计管理器　　



　　　　Linux桌面环境下，鼠标右击打开控制终端（进入命令行方式）　　



　　　　在命令行状态下，启动设计管理器如下：　　



　　　％dm　　



　　　　同时也意味着Zeni4　工具软件的启动。启动后的设计管理器如图　13…1　所示：　　



　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　快速查找输入框　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　组单元列表　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　视图列表　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　单元列表　　

　　　　　　　　　　　　　　　设计库列表　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　操作信息　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　图　15…1　设计管理器　　



　　　　从图　13…1　可以看到，设计管理器由四个列表窗口组成，分别为设计库列表窗口、组单　



元列表窗口、单元列表窗口和视图列表窗口。每个列表窗口的上方对应有一个快速查找输　



入框，用户可以输入字符对列表项进行快速查找。其中组单元列表窗口可以由菜单命令　



　“Edit…》Cell　Group…》Show　Group”控制其是否在设计管理器中显示。除组单元列表窗口　



外，每个列表窗口均分为两列，左边一列分别显示设计库名、单元名、视图名；右边一列　



分别显示设计库、单元、视图生成时间和读写权限。　　



　　　　在操作信息窗口中，设计管理器对不同级别的错误分别用不同的颜色显示：　　



　　　　正常操作信息……黑色　　



　　　　错误操作信息……红色　　　



　　　　警告操作信息……蓝色　　



　　　　在设计管理器的最下方实时显示目前用户的选择层次。　　



　　　　　



15。4。2　实用工具介绍　　



　　　　1）Library　Path　Editor　　



　　　　其功能是对设计库进行管理。用法：激活菜单命令　Tool…》Library　Path　Editor。对　



话框如下所示，该窗口显示当前所调用的库列表文件名；当前被调用库的信息及状态（是　



否隐藏，是否为系统库等）。系统库用红色标注，用户库用黑色标注。隐藏库仅标注在库信　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　149　　


…………………………………………………………Page　598……………………………………………………………

息前方的，反之则不标注。设计库路径管理的内容保存在工作目录的zeni。lib文件中，如　



图中所示的　/space/stul/zeni。lib。　　



　　　2）Technology　Center　　



　　　其功能主要是编辑、显示工艺层信息及工艺规则。注意此工具仅应用于版图编辑阶段。　



用法可以通过两种方法实现：　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　①选中某库，激活菜单命　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　令Tools…》Technology　Center。　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　②选中某库，点击鼠标中　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　键或右键，从弹出式菜单中选　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　择“Technology”命令。　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　如图，工艺管理器管理六　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　大模块数据：工艺层定义　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　（Layer）、自动打孔规则（Auto　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Punch）、间距规则（Space　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Rule）、追踪线网规则（Trace　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Rule）、层名与层号的对应关系　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　（GDS　Layer　Map）和设计规则　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　检查（DRC　Rule）。其中，Layer　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　的功能用来定义或显示工艺层　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　号、层名、层的用途、填充方　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　式、在版图编辑过程中此层是　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　否有效、此层是否被填充、此　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　层是否可见及此层是否可被选　



择　　。　　Auto　　　　　　　　　　　　　　　　图　15…2　设计库路径管理窗口　　　　Punch主要使用户在　



版图编辑过程中可以在两层之间自动添加一个单孔、十字交叉孔或一组阵列孔单元；其定　



义了在哪两层之间添加孔单元，以及这个孔单元与两个工艺层的最小内边间距　



　（Enclosure）；若添加一个十字交叉孔或一组阵列孔，各孔之间的距离由Spacing定义。　



Spacing　Rule主要用来调整两层之间的最小间距，Trace　Rule用来定义两层之间的电学连　



通或阻断规则，GDS　Layer　Map主要应用于重新定义层名和层号的对应关系，DRC　rule主要　



定义实时几何规则检查（Real　Time　DRC　Rule）。　　



　　　如图所示，在工艺管理器中，支持将Zeni、Cadence工艺进行导入（Import），及将Zeni　



工艺的导出（Export）。　　



150　　　　


…………………………………………………………Page　599……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　图　15…3　工艺管理器　　



　　　　　4）Display　Resource　　



　　　　　其功能主要是提供在定义版图工艺层信息中供用户选择的颜色种类、线形和填充方案　



等资源信息，如图所示。用法：激活菜单命令　Tools…》Display　Resource。　　



　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　图　15…4　工艺层显示选择窗口　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　151　　


…………………………………………………………Page　600……………………………………………………………

　　　5）Netlist　To　Layout　　



　　　其功能主要是将原理图数据直接转化为版图数据。这里可以通过两种方式完成数据转　



换：第一种，依据CDL网表及控制文件转换为版图数据。网表文件中主要描述了器件的连接　



关系，控制文件主要描述了器件的来源、器件的位置及参数、对外端口的名称及位置，控　



制文件格式请参考Zeni4　在线帮助手册。第二种，依据当前原理图设计数据直接转换为版　



图数据，用法：激活菜单命令　Tools…》Netlist　To　Layout。　　



　　　6）CDL　－　IN/Verilog　－IN　　



　　　其功能是将网表数据直接转化为原理图图形数据，并保持网表原有的层次关系，在原　



理图编辑器中层次式的显示。CDL　－　IN/Verilog　－IN能接收的网表数据有三种：Verilog　



网表、CDL网表和顶层是Verilog网表而底层是CDL网表的复合网表。用法：激活菜单命令　　



Tools…》Import…》CDL/Verilog　Netlist。　　



　　　7）　Show　Tree　　



　　　其功能是显示视图间的层次调用关系，并可方便的对相应的视图进行编辑操作。用法：　



激活菜单命令　File…》Show　Tree。　　



　　　8）标准数据导入导出接口　　



　　　最终设计好的集成电路版图数据要转换成集成电路制造厂能够读懂的数据格式，支持　



包括EDIF、GDS、CIF等标准数据格式的导入导出（ExportImport）功能。用法：激活菜　



单命令　File…》Import/Export，选择相应的数据格式。　　



15。5　频繁使用的　UNIX　命令　　　



　　　ls　显示文件或目录信息　　　



　　　＇语法＇　　



　　　ls　＇…aAbcCdfFgilLmnopqrRstux1＇　＇file　。。。＇　　



　　　＇常用选项＇　　



　　　…a　列出目录中所有项，包括以。开头的隐含文件　　



　　　…t　按最近一次修改的时间排序　　



　　　…o　列出详细信息，…l列出详细信息，包括隐含文件　　



　　　…R　显示全部目录及文件　　



　　　…x　按多列显示　　



　　　＇范例＇　　



　　　ls　…t　。　；以修改时间排序显示当前目录中的内容　　



　　　pwd　返回当前目录名　　　



　　　clear　清除屏幕　　　



　　　exit　退出　　　



　　　cd　改变当前目录　　　



　　　＇范例＇　　



　　　cd　；回到用户根目录　　



　　　cd　～user；进入指定用户根目录中　　



152　　　　


…………………………………………………………Page　601……………………………………………………………

cd　。。　　；回到上层目录　　　



cp　复制文件或目录　　　



＇语法＇　　



cp　＇…r＇　source　destination　　



＇常用选项＇　　



…r　复制整个目录　　



＇范例＇　　



cp　…r　。。/test　。　；复制上层中test目录到当前目录中　　



mv　移动文件或目录　　　



＇语法＇　　



mv　＇…r＇　source　destination　　



＇常用选项＇　　



…r　移动整个目录　　



＇范例＇　　



mv　…r　。。/test　。；移动上层中test目录到当前目录中　　



rm，mkdir/rmdir　，ps　，kill　，gzip，ta　　



　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　153　　


…………………………………………………………Page　602……………………………………………………………

　　　　　　　　　　　　　　　　　　　　第　16　章　反相器电路原理图设计与仿真　　



　　　　　　为了进行集成电路版图与原理图的一致性检查（LVS），用户必须通过各种基于Spice　



核的工具软件生成原理图网表。Zeni4　集成了图形化的电路原理图编辑环境，并可以导出　



电路的SPICE网表。Zeni4　的原理图编辑环境与版图验证环境集成在一个设计管理器中，便　



于快速查找和定位LVS错误。　　



16。1　启动实验环境　　



Step　1：　　　　cd　WORK…DIR　　



　　



Step　2：　　　　dm　&　　



　　



实验环境将被启动。　　



　　



16。2　开始一个新的设计　　



注：步骤　3　到　5　在此省略！！！　　



Step　3：　　　　在实验设计环境下，　　　鼠标点击菜单　　File…》New…》Library。　　



　　



Step　4：　　　　用下面的信息完成新的库配置　　



Library　Name：　INV1　　



In　Directory：　/tmp　　



Use　the　Technology　of　Library：　INV　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Step　5：　　　完成库的配置后，　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　点击　OK　确认退出。　　　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Step　6：　　　在设计环境下，鼠　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　标右击　　“PLL”　　library　，　　从　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　子菜单列表中选择　　　“New　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Cell/View”　　命令。　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



Step　7：　　　　用下面的信息完成新的单元的设置。　　



Library　Name：　PLL　　



Cell　Name：　inv　　



154　　　　


…………………………………………………………Page　603……………………………………………………………

View　Name：　schematic　　



View　Type：　schematic　　



　　



　　　　　　　　　　　　　　　　　　　　　　　　　



　　



Step　8：　　　　　完成单元的配置后，点击　



OK　确认退出。　　　　



　　



Step　9：　　　　　在新的原理图单元被创建　



后，下面的原理图编辑窗将自动弹　



出。