电子电路大全(PDF格式)-第66部分

快捷操作: 按键盘上方向键 ← 或 → 可快速上下翻页 按键盘上的 Enter 键可回到本书目录页 按键盘上方向键 ↑ 可回到本页顶部! 如果本书没有阅读完，想下次继续接着阅读，可使用上方 "收藏到我的浏览器" 功能 和 "加入书签" 功能！




　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　g　m　

况来说）。另外我们可以根据p　1　　　　　　　　　→　　　　　　　　预期，负载电容越大（同补偿电容相比），补　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　C　＋C　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　1　　　2　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　g　m　

偿电容对次极点的移动作用越不明显，甚至可能会出现反向趋近于　p　1　　　　　　　　　　　　　　　　　　　　　　→　　　　　　　　的现象　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　C　　＋C　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　1　　　2　



　（即使次极点减小，关于这一现象，可以将负载电容设为　10p来观察）。总之，补偿电容应　



该同负载电容为一个相近的值，最好是比负载电容大——这样又将带来摆率等一系列问题，　



需要综合考虑。　　



　　　　下图是补偿电容为　3p，无负载电容时，放大器的频率响应图：　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　103　　


…………………………………………………………Page　552……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　图　10…16　补偿电容对相位裕度的改善（补偿电容　3p）　　



　　　　由仿真得到的结果可以看到，影响放大器频率性能的三个点——主极点（6。92e4）、　



次极点（1。24e9）、主零点（5。07e7）之间都充分分离（大于　10　倍频程以上），因此在频率响　



应波特图上可以看到一条很标准的频率曲线，三点对应相位分别对应　45°、135°、225°　



左右。单位增益带宽为　130MHz，对应相位为　165°，即相位裕度为　15°。可以看到，由于　



主要压低了　3dB带宽频率，使得单位增益带宽已经移到了次极点之内。如果是一个标准的　



双极点系统，这个带宽对应的相位裕度应该大于　45°，但是现在实际上仍未达到要求。从　



图中可以明显看到，是主极点和次极点之间存在的零点影响了相位裕度。由零点公式　



　　　　　g　m　

z　0　=　　，由于MOS器件的跨导一般不大，使得这个零点无法达到高频段（在双极型器件　

　　　　　C　

　　　　　　c　



中不存在这个问题），因此将会影响频率响应。由于零点对频率的影响为　20dB/dec，因此　



将使得单位增益带宽变大，延缓下降，从而相位裕度降低。下面将要讨论的消零电阻的引　



入即是为了解决这一问题。即通过消去次极点之内的零点，使放大器呈现一个两极点系统　



的响应（在感兴趣频段内），从而达到稳定性的要求。　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　g　m　

　　　　另外对于两零点情况可以做一些思考。由公式z　0　　　　　　　　　　　　　　　　=　　　　可以看到，由于第二级栅漏之　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　C　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　dg　



间可能会接上一个较大的密勒电容来实现相位补偿，这使得第二级零点可能发生改变，且　



由z0　公式可以看到，z0　只能变小。但是由于第一级绝对不会接上一个栅漏电容——这无异　



于自降带宽，因此这种由共源放大器为基本结构的放大电路有一个固有最大零点，这个零　



104　　　　


…………………………………………………………Page　553……………………………………………………………

点只由输入管栅漏交叠电容和该管跨导决定。由于mos管输入级跨导一般也仅为　1m~10m量　



级（mos管本身跨导无法与双极器件相比，且输入级跨导如果设计得比这个数值更大，则可　



能引发功耗、失调、寄生电容等一系列问题，因此CMOS运放并不是仅靠一味提升输入管跨　



导来提升增益的），对于Cdg，由于输入管跨导大时管尺寸一般较大，因此寄生电容一般也　



大。对z0　做一个最大化的估计，估计Cdg为　100fF量级（实际输入跨导　10m量级时，Cdg可　



能大约　1pF量级；跨导　1m量级时，Cdg大约几十fF量级，由于gm和Cdg为比例关系，作为最　



大化估计，取　10m跨导时的Cdg为　100fF），这样z0　约为　1。6e10　Hz。由于正零点将会严重影　



响放大器的闭环稳定性，降低相位裕度，因此一般应将单位增益带宽取在该正零点之内且　



至少远离十倍频程（注意到下面将讨论的补偿技术中的调零电阻可以抵消第二级零点，但　



是对于这个固有极点是无能为力的）。这样作为CMOS运算放大器的最大单位增益带宽（稳定　



工作时），合理值最多为　1GHz以下，因此一般来说单位增益带宽为几百MHz为其带宽上限。　



如果欲设计GHz带宽以上量级的运放（如射频用途），可以看到只有采用寄生特性更好的工　



艺，或者速度特性更好的工艺（能实现跨导更大）如砷化镓工艺，或者使用带宽性能更好　



的双极型器件。（对于JFET输入级还未知其寄生电容特性，可能可以稍稍改善频率性能，但　



更高速的放大器更适合采用双极型器件来实现）　　



　　　以上推论有几个问题。　　



　　　第一，如本文开头所提到的极零点对产生的极零相消效应有利于提高放大器的带宽，　



因此可否采用极零相消技术将次极点移动到同零点相近的位置，从而同时消去这个极点和　



零点，形成一个较理想的单极点放大器？我以为答案是否定的。原因在于决定这个次极点　



的因素在于第一级负载电阻R和第二级输入电容C。如果不采用补偿技术（补偿技术将会等　



效增大第二级输入电容），第二级输入电容近似为Cgs，约几十fF量级，即使负载电阻为有　



源负载（频率特性最好），此电阻量级约为几k量级，则估算此极点为（2π*1k　*　20f　　）…1　，　



约为　7。96e9　Hz，难以达到　1。6e10　Hz的量级，而且牺牲了增益性能。　　



　　　第二，众所周知，采用共栅形式的放大器能够得到极好的带宽性能，而且能够消除密　



勒效应的影响。采用这种方式无疑能比上述放大器得到更好的频率性能。但是，共栅形式　



的放大器由于输入阻抗小，一般不作为运放第一级，除非采用共源共栅输入级——这在低　



电源电压的情况下设计困难。　　



　　　总而言之，上面关于零点的推论只是给出了一个CMOS运放（也许特指Chartered工艺）　



设计的一个带宽上限，最标准的对带宽上限的估计还是应该采用类似双极型器件固有上限　



截止频率　f　T　的方法（注意到类似的，这个上限截止频率也是由基极输入电阻决定的）。　　



消零电阻以及相位补偿技术　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　105　　


…………………………………………………………Page　554……………………………………………………………

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　图　10…17　消零电阻以及补偿电容　　



　　　　上图为在补偿级中加入一个消零电阻的原理图。可以推得，加入电阻之后，将引入一　



　　　　　　　　　　　　　　　1　　　　　　　　　　　　　　　　　　　　　　　　　　　　　…1　　　　　　　　　…1　

个新极点　p　　　　　　=　　　　　　　　，并将使零点变为z　0　　　　　　　　　=＇（g　　　…R　　）C　　＇　，而其他两个极点不变。　

　　　　　　　　　　3　　　　　R　　C　　　　　　　　　　　　　　　　　　　　　　　　　m　　　　　z　　c　

　　　　　　　　　　　　　　　　　z　　1　



可以想象，如果能将Rz的取值刚好取为　g　…1　，则正好能使这个零点变到无穷大，如果继续　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　m　



增大Rz的阻值，则这个零点将变为负零点。这就是消零电阻的由来。　　



　　　



　　　



　　　



　　　



　　　



　　　



106　　　　


…………………………………………………………Page　555……………………………………………………………

　　　　　　　　　　　　　　第三部分　运算放大器设计　　



　　　　　　　　　　　　　　第　11　章　CMOS　运算放大器简介　　



　　　由于CMOS运放主要用于模拟集成系统或子系统中，与整个系统设计制作在一个芯片上，　



所以它的负载是确定的，通常是几十pF的电容负载，这样就不需要像通用运放那样，要求　



电路能适应几百pF的电容负载或几kΩ电阻负载。同时还可以利用负载电容形成运放的主极　



点，使电路简化。　　



　　　20　年前，多数的运放被设计成通用的模块，适应不同的要求。这些努力，企图制造一　



种“理想”的运放，既具有高的电压增益、高的输入阻抗以及非常低的输出阻抗，又具有　



良好的速率、输出摆幅等。　　



　　　实际上，满足上述的某些性能不可避免地要牺牲其它性能为代价。这是因为运算放大　



器的各个参数之间相互制约，相互影响。所以我们今天的运放设计，从开始就认识到各个　



参数之间的折中关系，在整体中进行多方面的综合考虑。　　



11。1　指标参数　　



　　　这里我们具体的介绍一下目前运放的性能中一些重要的指标参数，主要有开环增益、　



单位增益带宽、输出摆幅、建立时间、噪声等。在后面的设计中，我们将进一步说明对每　



个参数的取舍以及折中的处理办法。　　



11。1。1　开环增益　　



　　　开环增益即开环差模电压增益，是指运算放大电路正常工作，接入规定负载，无反馈　



情况下的直流差模增益，它的测量电路如图　11－1。开环增益与输出电压有关，通常是在　



规定的输出电压幅度测得的值。　　



　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　　图　11…1　增益、相位裕量、摆幅测量电路图　　



　　　现在运算放大电路的开环增益受其使用环境所控制。一般对于集成电路而言，其增益　



要求就比较严格，以确保精度。例如常用的模数转换器（ADC），其中集成的运算放大器的增　



益，就是由这个ADC的每一级的增益误差容限所决定。假如整个ADC的总的误差容限为　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　107　　


…………………………………………………………Page　556……………………………………………………………

LSB/2（　LSB，最小有效位），那么这个N位的ADC的运算放大电路的开环增益Ao有：　　

　　　Ao》2N＋1　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　（11…1）　　



11。1。2　开环带宽　　



　　　运算放大电路工作在高频环境中，工作频率变化时，其开环增益也随之发生变化。一　



般表现为工作频率增加，开环增益下降，如图　11－2。　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　　　　　　图　11…2　增益频率变化曲线　　



　　　开环带宽就是描述运算放放大器稳定工作的频率区间，也称之为　3dB带宽，是指开环　



差模电压增益下降　3dB时对应的频率f3dB　　



11。1。3　输出摆幅　　



　　　输出摆幅即输出信号的幅度范围。现在使用运放的系统要求大的电压摆幅以适应大范　



围的信号值。例如，能响应管弦乐队音乐的高质量的话筒可以产生的瞬时电压范围大于四　



个数量级。　　



　　　所以对大摆幅的需求使全差分的运放使用相当普遍。但是，由于对于运算放大电路，　



最大的电压摆幅与器件尺寸、偏置电流、速度之间，其性能指标是相互制约，是一个很重　



要的课题、可以互换的。这对于运放设计而言，大的摆幅是一个很重要的课题。　　



11。1。4　转换速率　　



　　　转换速率是测量输出信号的最大斜率变化的量，其定义为放大电路在闭环状态下，输　



出为大信号〔例如阶跃信号）时，放大电路输出电压对时间的最大变化率。对于一般的单端　



运算放大器如图　11…3　所示：　　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　



　　　　　　　　　　　　　　　　　　　　　　图11…3转换速率和建立时间的测量图　



108　　　　


…………………………………………………………Page　557……………………………………………………………

　　　　则有如下的计算公式：　　



　　　　　　　　　　　　　　　　　　　　　　　d　　　　　　　　

　　　　　　　　　　　　　　SR=Max　　　　　　　Vout　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　（11…2）　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　dt　　　　　　　



　　　　但是在大信号的高速处理中，并不希望转换这种现象存在，因为在转换期间，输入一　



输出关系是非线性的，转换放大器的输出会表现出很大的失真。　　



11。1。5　建立时间　　



　　　　建立时间是用来描述电路的输出信号的稳定状况，如图　9…3　输入的信号经过工作电路　



后，输出信号经过一定时间内的起伏最后趋近稳定。对于阶跃响应信号，建立时间包括建　



立时间和保持时间。　　



11。1。6　电源抑制比　　



　　　　运算放大器的电源线上的噪声也会对输出信号造成影响，因此必须适当地“抑制”噪　



声。而电源抑制比就是测量运算放大器抑制这种偏差的程度的量。一般定义它为：从输入　



到输出的增益除以从电源到输出的增益。　　



　　　　因为现在的运算放大器逐渐出趋向于低压低功耗，对供电电源的要求也越来越高。　　



11。1。7　共模抑制比　　



　　　　共模抑制比是用来说明差分式放大电路抑制共模信号的能力的一项技术指标，其定义　



为放大电路对差模信号的电压增益Add〔左图）与对共模信号的电压增益Adc，（右图）之比的　



绝对值，即：　　



　　　　　　　　　　　　　　　　　　　　　　＋　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　＋　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Voutd　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Voutc　　

　　　　　　　　　Vind　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　＋　

　　　　　　　　　　　　　　　　　　　　　　　　　＋　　　　　　　　　　　　　　　　　　　　　　Vinc　



　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　Voutd　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Voutc　

　　　　　　　　　　　　　　　　Add=　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Adc=　　　

　　　　　　　　　　　　　　　　　　　　　　Vind　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Vinc