友情提示：如果本网页打开太慢或显示不完整，请尝试鼠标右键“刷新”本网页！
电子电路大全(PDF格式)-第126部分
快捷操作: 按键盘上方向键 ← 或 → 可快速上下翻页 按键盘上的 Enter 键可回到本书目录页 按键盘上方向键 ↑ 可回到本页顶部! 如果本书没有阅读完，想下次继续接着阅读，可使用上方 "收藏到我的浏览器" 功能 和 "加入书签" 功能！
·194 · 射频集成电路芯片原理与应用电路设计
3 ．应用电路设计
DR3001 的应用电路如图3。3。8、图3。3。9 所示。
图3。3。8 2。4kb/s 收发电路 图3。3。9 19。2kb/s 收发电路
3。4 868MHz ASK/FSK 无线收发器芯片TDA 5250
的原理与应用电路设计
3。4。1 概述
TDA5250 是一个低功率的单片FSK/ASK 收发器芯片，适合在 868MHz～870MHz 半双
工低数据速率通信应用。芯片具有很高的集成度，仅需要外接几个元器件。芯片内部包含有
功率放大器、低噪声放大器、AGC 控制电路、双平衡混频器、合成的转换器、I/Q 限幅器、
RRSI 发生器、FSK 解调器、完全集成的VCO 和PLL 合成器、可调的晶体振荡器、数据滤波
器、数据比较器、正负峰值检波器、数据速率检测电路和 2
I C/3 线总线接口。提供低功耗模
式。低电流消耗（接收模式电流
9mA，发射模式电流12mA），电源电压为2。1V～5V，FSK/ASK
2
调制和解调，I C/3 微控制器接口，芯片内部低通通道选择滤波器和数据滤波器可以调节带宽。
数据限幅器自调节阈值。FSK 接收灵敏度为…109dBm，发射功率为＋13dBm ，数据速率为
64kb/s 。采用P…TSSOP…38…1 封装。可以应用在低数据速率通信系统、无键进入系统、遥控系
统、报警系统、遥测系统、家庭自动化系统等中。
3。4。2 主要技术指标
TDA5250 的主要技术指标如表3。4。1 所示。
表3。4。1 TDA5250 主要技术指标
参数 最小值 典型值 最大值 单位
电源电压 2。1 5。5 V
工作温度 …40 ＋85 ℃
接收频率 868 870 MHz
发射频率 868 870 MHz
…………………………………………………………Page 866……………………………………………………………
第3 章 射频收发器芯片原理与应用电路设计 ·195 ·
续表
参数 最小值 典型值 最大值 单位
RX FSK 电源电流 9 9。5 mA
RX ASK 电源电流 8。6 9。1 mA
接收灵敏度 …109 dBm
低功耗模式电流 5 nA
接收器部分 系统设置时间 4 8 12 ms
时钟输出建立时间 0。5 ms
接收器启动时间 1。54 2。2 2。86 ms
数据检测建立时间 1。82 2。6 3。38 ms
RSSI 稳定时间 1。82 2。6 3。38 ms
TX FSK 电源电流 9。4 11。9 14。6 mA
输出功率 6 9 13 dBm
低功耗模式电流 5 nA
时钟输出建立时间 0。5 ms
发射器建立时间 0。77 1。1 1。43 ms
32kHz 振荡器频率 24 32 40 kHz
XTAL 建立时间 0。5 ms
发射器部分
负载电容 5 pF
晶振串联电阻 100 Ohm
XOUT 输入电感 2。7 uH
FSK 调制增益 2。4 mV/kHz
RSSI 14 mV/dB
IQ 滤波器带宽 115 150 185 kHz
数据滤波器带宽 5。3 7 8。7 kHz
3。4。3 芯片封装与引脚功能
TDA5250 采用P…TSSOP…38…1 封装，如图3。4。1 所示。各引脚功能如下。
引脚1：VCC ，模拟电源。
引脚2 ：BUSMODE ，总线模式选择。
引脚3 ：LF ，回路滤波器和VCO 控制电压
引脚4 ：ASK/FSK ，FSK/ASK 模式转换输入。
引脚5：RX/TX ，RX/TX 模式转换输入、输出。
引脚6 ：LNI ，射频输入到差动低噪声放大器LNA 。
引脚7 ：LNIx ，射频输入到差动低噪声放大器LNA 。
引脚8：GND1，LNA 和功率放大器驱动器级地。
引脚9 ：GNDPA，功率放大器输出级地。
…………………………………………………………Page 867……………………………………………………………
·196 · 射频集成电路芯片原理与应用电路设计
图3。4。1 TDA5250 引脚封装形式
引脚10：PA；功率放大器输出级。
引脚11：VCC1 ，PA 和LNA 电源。
引脚12：PND ，负的峰值检波器输出。
引脚13：PDP ，负的峰值检波器输出。
引脚14：SLC，数据限幅器限幅电平。
引脚15：VDD ，数字部分电源。
引脚16：BUSDATA ，总线数据/输入输出。
引脚17：BUSCLK ，总线时钟输入。
引脚18：VSS ，数字部分地。见第8 脚。
引脚19：XOUT ，晶体振荡器输出，也能够作为外部基准频率输入。
引脚20 ：XSWF ，FSK 调制开关。
引脚21 ：XIN ，见引脚20 。
引脚22 ：XSWA ，ASK 调制/FSK 中心频率。
引脚23 ：XGND ，见引脚22 ，晶体振荡器地。
引脚24 ：EN ，3 线使能输入。
引脚25 ：RESET ，整个系统复位（到默认值），低电平有效。
引脚26 ：CLKDIV，时钟输出。
…………………………………………………………Page 868……………………………………………………………
第3 章 射频收发器芯片原理与应用电路设计 ·197 ·
引脚27 ：PWDDD ，低功耗控制输入（高电平有效），数据检测输出（低电平有效）。
引脚28 ：DATA ，发射数据输入，接收数据输出（接收低功耗模式，引脚端28 接地）。
引脚29 ：RSSI ，RSSI 输出。
引脚30 ：GND，见引脚8，模拟地。
引脚31 ：CQ2x，外接电容端，Q 通道，2 级。
引脚32 ：CQ2，Q 通道，2 级。
引脚33 ：CI2x，I 通道，2 级。
引脚34 ：CI2，I 通道，2 级。
引脚35 ：CQ1x，Q 通道，1 级。
引脚36 ：CQ1，Q 通道，1 级。
引脚37 ：CI1x，I 通道，1 级。
引脚38 ：CI1，I 通道，1 级。
3。4。4 内部结构与工作原理
TDA5250 内部结构如图3。4。2 所示。TDA5250 内部包含有3 部分电路：控制逻辑部分、
发射电路部分和接收电路部分。具体有控制接口、基准电源、ADC 、数据限幅器、数据滤波
器、I/Q 正交相关器、PLL 回路、混频器、LNA 、功率放大器等电路。
功率放大器PA 是工作在受控C 模式，能够工作在低的和高的功率放大模式。使用相同
的匹配网络，在高功率模式，发射功率大约是＋13dBm （电源电压5V，天线50Ohm；在2。1V 电
源电压时为＋4dBm ）。在低功率模式，发射功率大约是…7dBm （电源电压5V，天线50Ohm；在
2。1V 电源电压时为…32dBm ）。
发射功率通过CONFIG 寄存器的D0 位控制，如表3。4。2 所示。默认的输出功率模式是高
功率模式。
表3。4。2 发射功率通过CONFIG 寄存器的D0 位控制
位 功能 描述 默认值
DO PA_PWR 0=低发射功率； 1=高发射功率 1
在 ASK 调制模式，功率放大器由发射的基带数据控制完全导通或者关断，100％ OOK
方式。
低噪声放大器（LNA ）是共发…共基放大器，电压增益为 15～20dB，对称输入。通过逻
辑控制可以减少到0dB 。表3。4。3 描述了LNA 受D4 控制的情况。
表3。4。3 LNA 增益通过CONFIG 寄存器的D4 位控制
位 功能 描述 默认值
D4 LNA_GAIN 0=低增益； 1=高增益 1
…………………………………………………………Page 869……………………………………………………………
·198 · 射频集成电路芯片原理与应用电路设计
…………………………………………………………Page 870……………………………………………………………
第3 章 射频收发器芯片原理与应用电路设计 ·199 ·
第1级下变换器：双平衡混频器输入频率范围为868 MHz～870 MHz，转换为中频290MHz 。
本机振荡器频率由 PLL 合成器产生。PLL 合成器完全集成在芯片上。在接收模式，本振工作
频率是1157MHz，中频IF 为290MHz 。混频器后接截止频率为350MHz 的低通滤波器。
第2 级下变换器：低通滤波器输出到I/Q 混频器，I/Q 混频器转换289MHz IF 信号到零
中频。两个混频器的驱动信号由本机振荡器信号除4 后产生，等于IF 频率。
PLL 合成器由两个VCO （发射和接收VCO ）、4 分频器、鉴相器、回路滤波器等组成，
完全集成在芯片上。VCO 包含螺旋电感和变容二极管。发射VCO 的中心频率是868MHz，
接收VCO 的中心频率是1 156 MHz。在接收模式，本机振荡器频率与接收器的射频RF 频率
f RF 和IF 频率f IF 相关，加到I/Q 混频器的频率由下式决定：
f osc =4 / 3f RF =4f lF
标准的晶体振荡器频率是18。083MHz。分频率由引脚端RX/TX 和CONFIG 寄存器的D10
位控制。
I/Q 滤波器：I/Q IF 到0 IF HPQ 跟随6 阶基带低通滤波器，用于RF 通道滤波。滤波器的
带宽由滤波器寄存器的数值设置，能够在50kHz～350kHz 按50kHz 进行调节，调节通过LPF
寄存器的D1～D3 设置完成。I/Q 滤波器结构如图3。4。3 所示。
图3。4。3 I/Q 滤波器结构
I/Q 限幅器是DC 耦合的多级放大器，增益为80dB，频率范围为 100Hz～350kHz 。RSSI
包含在两个限幅器中，RSSI 产生与接收信号电平成比例的DC 电压。I 通道和Q 通道的RSSI
信号合成为总的RSSI 信号。
FSK 解调器：I/Q 限幅器的输出差动信号馈送到正交相关器电路解调FSK 信号。解调器
增益2。4mV/kHz 。最大频偏为±300kHz 。解调出的信号加到ASK/FSK 模式开关，连接到数据
滤波器的输入。开关能够由ASK/FSK 引脚端和在CONFIG 寄存器中的D11 位控制。
2 级数据滤波器是Sallen…Key 结构（见图3。4。4 ），完全集成在芯片上。带宽能够通过LPF
寄存器的D4～D7 位，在5kHz～102kHz 之间调节。
图3。4。4 数据滤波器结�
快捷操作: 按键盘上方向键 ← 或 → 可快速上下翻页 按键盘上的 Enter 键可回到本书目录页 按键盘上方向键 ↑ 可回到本页顶部!
温馨提示： 温看小说的同时发表评论，说出自己的看法和其它小伙伴们分享也不错哦！发表书评还可以获得积分和经验奖励，认真写原创书评 被采纳为精评可以获得大量金币、积分和经验奖励哦！